アダルト・ヴァイオリン May the force be with you..

2006年7月18日

CELLの歩留まり

Filed under: 組込みシステム — @ 8:48 AM

CNETの記事によると、CELLの歩留まりは10%~20%程度とIBMが言及したとしている。

ということで、記事にリンクされているEE TimesのTom Reevesへのインタビュー記事を読んだ

こちらは、じつはCELLの話のような小さなことだけを言っておらず、
半導体の大きなトレンドの話をしていて、じつは、ずっと興味深い。

高速ロジック素子としてのバイポーラが100Wに達して、
次のステップとしてCMOSに移行してきて、それもすでに100Wに達し、
次なるステップが求められている。

まだ解が見つかっていない32nm以降の電力制御についての新しい方式の
研究開発が急務というのが、こういった流れからも分かる。

また、記事の最後に、

Clarification
Tom Reeves, IBM’s VP of semiconductor and technology services, said he was not making any specific references to past or current Cell yields in an executive insight interview that ran last week. He was, instead, referring to large die yield challenges in general and the successful leverage provided by logic redundancy strategies. IBM does not release product specific yield information. This clarification was made on July 14, 2006.
Click here!

と、書かれていて、特定のチップ(CELL)の歩留まりについて、述べたものではなく、大きなダイのチップに対する冗長性の必要性を述べたに過ぎないと注意書きがある。

Powered by WordPress