来週、行われる第13回パルテノン講習会の準備中。
昨年までの講習会ではシミュレーションにVerilogを使っていたが、今回は
Verilogに加えてC言語で論理シミュレーションするためのサンプルを
大量に入れたCDROMを配布予定。
SFLは1日で文法は覚えられるから、これをC言語でシミュレーションすれば
VerilogやVHDLは完全に中間言語として隠蔽できる。
ソフト屋さんには、このやり方が多分あっているはず。
だけれど、せっかくの講習会なのに参加申し込みはまだまだ少ない状況で
もったいないね~