研修生にP&H本のプロセッサを設計してもらっているが、論理設計が全く始めての人が0からプロセッサを作るのは、やはり、敷居が高いのか、なかなか進まなかったので、アウトラインだけは、提供することにした。
この図があれば、後は何とかなるだろう(?)。
ちなみに、この図から、自動変換した、拡張SFLのコードを、ココに置いた。
sfl2vlで、SystemCとVerilogHDLに変換できることは確認済み。
研修生にP&H本のプロセッサを設計してもらっているが、論理設計が全く始めての人が0からプロセッサを作るのは、やはり、敷居が高いのか、なかなか進まなかったので、アウトラインだけは、提供することにした。
この図があれば、後は何とかなるだろう(?)。
ちなみに、この図から、自動変換した、拡張SFLのコードを、ココに置いた。
sfl2vlで、SystemCとVerilogHDLに変換できることは確認済み。
No comments yet.
RSS feed for comments on this post. TrackBack URL
Powered by WordPress