SFLやVerilogを使っていると気にしていないが、SystemCを使うと、boolとsc_uint<1>がはっきりと違うものであることに戸惑う。
まるで、某HDLのbitとbit_vectorのようではないか？
ハードウェア設計者にとって自明なことを、こう杓子定規に言語屋の都合よいように解釈されても納得感がないのですが・・・
(私が某HDLが嫌いな理由の一つ)
SystemCでは、全部、sc_uintにしてしまえばいいかと思いきや、sc_clockは、boolにはマッチするが、sc_uint<1>にはマッチせず、テストベンチを統合する時に問題が発生した。
ということで、1ビットの信号はすべて、boolにしてみた。
sfl2vlは、20090327からのサポート、LiveCygwinもアップデート済。