やはり、人任せにせず、まじめに最適化VHDLコードを出すことを考えた。
一応、基本設計は終了し、基礎実験において、きちんと正しく動作しそうなことは分かったが、最適化VHDLを出力して欲しいという要望はほとんどないので、気が向いたときに少しずつ作業を進めることにしようか・・・
（VerilogHDL側で修正が入ると、ファイル管理が面倒になるので、本当は一気にやっつけてしまったほうが簡単ではあるが）
面倒だったのは、VHDL-200Xでサポートされる機能がいつまでたってもFPGAベンダーのツールでサポートされないので、同じ関数を独自に定義しなくてはならない点である。
これは、定義すればいいだけなのだが、本来はパッケージとしてファイルの外部に出すべきところ、変換ツールという性格上、パッケージは作りにくい。
結果、関数をモジュール内部に定義して使うことにした。