大きなモジュールを作る傾向のある人は、SFLの言語仕様のままだとレジスタや端子などの宣言が実際に使用する場所とかなり離れてしまい分かりにくくなる。
そこで、20060102版として、これらの構成要素の宣言をステージ記述の中で利用可能なように修正した。
stage {
reg_wr r123<8>;
sel s456<8>;
…..
のように、ステージの記述の最初に記述することで、多少は見通しのよい設計ができるようになる。ローカル変数のようにシンボルのスコープを制限しても良かったのであるが、（Verilogに変換したときに、分かりにくくなるので）そこまでの必要はないと考えて、宣言はグローバルである。もちろん、宣言より前にシンボルを使うことはできないので、ステージ記述で宣言される構成要素はステージ記述より前に使用してはならない。
この変更、どれだけの人が嬉しいかな？