アダルト・ヴァイオリン May the force be with you..

2005年7月27日

CPUのシミュレーション

Filed under: 組込みシステム — @ 10:00 PM

VerilatorでCPU(SN/X)のシミュレーションをすると、大きなプログラムは
ちゃんとVCDファイルを作って、波形表示ができるけれど、小さなプログラムは
何も波形が出力されないという事象が発生していた。

色々考えても分からないので、Verilatorの作者にメールしてデバッグを
お願いしようと考え、VerilogファイルとテストベクターのC++ファイルを
送ったが、ふと思いついて、チェックしてみると、やはり自分のテストベクターに
問題があるような気がして、修正したら問題点が解消した。
作者にはお詫びのメールを送っておいた。

問題は何かというと、ダンプファイルはあるクラスのインスタンスが
作成とファイルへの吐き出しを担当しているのだが、クラスインスタンスの
ディストラクタが呼ばれるとバッファされているトレースデータを吐かずに
そのままお亡くなりになる。
そこで、ディストラクタが起動される前に明示的にcloseを呼び出すようにしたら、
ちゃんと動くではないか。
本来はディストラクタで開いているファイルがあれば閉じるのが普通の実装だと
思うけれど、そこまで要求する必要はないので、とりあえずは自分のスクリプトを
修正することとした。

本来はどっちがいいんだろうね?

LiveCygwinでのVerilog->Cコンバータ

Filed under: 組込みシステム — @ 1:20 PM

いくつかファイルを追加するだけで、Verilatorは問題なく動作した。
もちろん、GTKWAVEによる波形表示を含めて問題なさそう。

気になるのは、Cygwinのシンボリックリンクのリンク先なのであるが、
リンクファイルの中に何が書かれているかを確認していないが、
今のところ問題なく動作しているようだ。

パルテノン講習会での配布資料として、Verilatorも含めた環境を配布予定。

PS: パルテノン講習会は第10回以降はPARTHENONではなく、カタカナのパルテノンに変更になっているのだが、WEB担当は未だにPARTHENON講習会と書いているなぁ。
連絡しておかないと・・

回路と論理の演習ノート

Filed under: 組込みシステム — @ 11:55 AM

回路と論理の演習ノートをIP ARCHのホームページにアップロードした。
テキストを補完する演習なので、テキストがないと役に立たないが、
テキストを用いて自習する方々に便利なように掲載することとした。

どれだけの人たちに役に立つのかは不明なのだが・・

戦艦大和復元プロジェクト

Filed under: 読書感想 — @ 7:01 AM

戦艦大和復元プロジェクトと書かれると私の世代は「宇宙戦艦ヤマト」を思い浮かべてしまうが、
この本は、実際に呉の大和ミュージアムに展示される1/10スケール大和建造の
ドキュメントである。

東京までの電車の往復では少し時間が足りず、家でも最後の章を読んだが、
模型という枠を超えたすばらしいプロジェクトである。
遠くない将来にぜひ大和ミュージアムには訪れてみたいものだ。

Powered by WordPress